课程对象

对 FPGA 设计优化感兴趣、具备 HDL 中级知识和拥有 Xilinx ISE® 软件工具使用经验的 FPGA 设计者。

课程概要

1

• 回顾 FPGA 设计基础
• 利用 FPGA 资源进行设计
• 内核生成器（CORE Generator）软件系统
• 基本 FPGA 时钟资源
• Virtex-6 和 Spartan-6 FPGA 时钟资源
• 实验1：利用 FPGA 资源进行设计
• FPGA 设计技术
• 综合技术
• 实验2：综合技术

2

• 实现时序收敛
• 实验3：回顾全局时序约束
• 特定通路时序约束，第1部分
• 特定通路时序约束，第2部分
• 实验4：实现时序收敛
• 高级实现选项
• 实验5：性能设计
• 实验6：FPGA Editor 演示（可选）
• ChipScope Pro 软件（可选）
• 实验7：ChipScope Pro 软件（可选）

 

如果您想学习本课程，请预约报名
如果没找到合适的课程或有特殊培训需求，请订制培训
除培训外，同时提供相关技术咨询与技术支持服务，有需求请发需求表到邮箱soft@info-soft.cn,或致电4007991916
技术服务需求表点击在线申请

服务特点：
海量专家资源，精准匹配相关行业，相关项目专家，针对实际需求，顾问式咨询，互动式授课，案例教学，小班授课，实际项目演示，快捷高效，省时省力省钱。

专家力量：
中国科学院软件研究所，计算研究所高级研究人员
oracle,微软，vmware，MSC,Ansys，candence,Altium,达索等大型公司高级工程师，项目经理，技术支持专家
中科信软培训中心，资深专家或讲师
大多名牌大学，硕士以上学历，相关技术专业，理论素养丰富
多年实际项目经历，大型项目实战案例，热情，乐于技术分享
针对客户实际需求，案例教学，互动式沟通，学有所获

 点击进入报名表

咨询电话：010-62883247

                4007991916

咨询邮箱：soft@info-soft.cn  

 

微信咨询 随时听讲课 聚焦技术实践